您當(dāng)前的位置：首頁(yè) > 新聞資訊 > 公司新聞
集成電路晶圓測(cè)試背景技術(shù)
發(fā)布時(shí)間：2019-05-12 09:31:06
半導(dǎo)體測(cè)試工藝屬于半導(dǎo)體產(chǎn)業(yè)的關(guān)鍵領(lǐng)域，半導(dǎo)體測(cè)試包括CP(Circuit Probe)測(cè)試，CP(Circuit Probe)測(cè)試也稱晶圓測(cè)試(wafer test)，是半導(dǎo)體器件后道封裝測(cè)試的第一步，目的是將晶圓中的不良芯片挑選出來(lái)。
通常，在晶圓測(cè)試步驟中，就需要對(duì)所述芯片進(jìn)行電性測(cè)試，以確保在封裝之前，晶圓上的芯片是合格產(chǎn)品，因此晶圓測(cè)試是提高半導(dǎo)體器件良率的關(guān)鍵步驟之一。但是現(xiàn)有的晶圓測(cè)試機(jī)不穩(wěn)定，誤判率高，所以晶圓測(cè)試穩(wěn)定性問(wèn)題一直是困擾晶圓廠生產(chǎn)的主要矛盾問(wèn)題之一，如果將不準(zhǔn)確的測(cè)試數(shù)據(jù)提供給客戶，最終會(huì)給芯片制造者帶來(lái)信譽(yù)和經(jīng)濟(jì)損失，所以產(chǎn)品的測(cè)試穩(wěn)定性問(wèn)題亟待解決。
